PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-022287

(43) Date of publication of application: 28.01.1994

(51)Int.CI.

H04N 7/08

H04J 3/00

(21)Application number: **04-196602**

(71)Applicant: HITACHI DENSHI LTD

(22)Date of filing:

30.06.1992


(72)Inventor: MURATA NORIO

(54) VIDEO SIGNAL MULTIPLEX TRANSMITTER

(57) Abstract:

PURPOSE: To reduce the scale of the circuit operated at a high speed by adding a word synchronization code at every channel individually at a timing synchronized with each video input.

CONSTITUTION: An input n-channel video signal is divided in the unit of one horizontal scanning period and written in a memory by synchronizing with the input video signal, the signal is read by arranging only a clock rate without synchronizing a signal of n-channel, thereafter the same word synchronization code and an ID code different from a channel are added to each memory output of n-channels, the n-channel parallel signal is converted into a serial signal of n-channel and the result is further converted into one system of serial signal. When input composite video signals are composed of two channels A, B and inputted from input terminals 1, 2, the circuit to be operated at a high speed is only a 2nd parallel/serial conversion circuit 16 on the sender side and a shift register circuit and a 1/2 frequency division counter circuit being components of the 1st serial/parallel conversion circuit only are required on a receiver side.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

Best Available Copy

rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

Kokai No. 6-22287

<Claim 1>

An image signal multiplex transmission apparatus comprising n memories which store therein asynchronous image signals of n channels input thereto for at least one horizontal scanning period; a means for generating individual clocks for writing in the memories and writing address control signals, synchronously with the horizontal synchronizing signals of the input n image signals; a means for generating a common reading clock, having a frequency higher than any of the n clocks for reading from the memories; a means for generating n reading address control signals with a predetermined delay with respect to the individual writing addresses of the n channels, but synchronous with the common reading clock; a means for adding an identical word synchronizing code and different ID codes depending on the channels, to memory outputs of the n-channels; a means for converting parallel signals of the n channels into serial signals to obtain the serial signals of the n channels; and a means for converting the serial signals of the n channels into a serial signal of one line and for transmitting the same.

11:21 362

1

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-22287

(43)公開日 平成6年(1994)1月28日

(51) Int. C1. 5

識別記号

FΙ

技術表示箇所

H 0 4 N 7/08

Z 9187 - 5 C

庁内整理番号

H O 4 J 3/00

M 8843 - 5 K

審査請求 未請求 請求項の数1

(全8頁)

(21)出願番号

(22) 出願日

特願平4-196602

平成4年(1992)6月30日

(71)出願人 000005429

日立電子株式会社

東京都千代田区神田須田町1丁目23番2号

(72) 発明者 村田 宣男

東京都小平市御幸町32番地 日立電子株式


会社小金井工場内

(54) 【発明の名称】映像信号多重伝送装置

(57)【要約】

【目的】 送信側での大容量メモリを不要とし、高速で動作する回路の規模を大幅に削減することが可能な映像信号多重伝送装置の実現を目的とする。

【構成】 入力nチャネル映像信号を1水平走査周期単位で区切り、入力映像信号に同期してメモリに書き込み、これをnチャネルの信号の同期化は図らずにクロックレートだけをそろえて読み出した上、nチャネルの各メモリ出力に同一のワード同期符号とチャネルにより異なるIDコードを付加し、nチャネルのパラレル信号を一旦各々nチャネルのシリアル信号に変換して伝送する構成とし、チャネル毎にワード同期コードを各映像入力に同期したタイミングで個別に付加することで、チャネル間の映像信号同期をとる必要性をなくし、小容量のメモリでデータレートを合わせるだけで送信側の大容量のメモリを不要にし、ディジタル回路の規模の縮小を可能とした。



【請求項1】 nチャネルの非同期映像信号をそれぞれ 入力しこれを少なくとも一水平走査期間記憶する n 個の メ<u>モリ</u>と、当該 n 個の各映像信号入力の水平同期信号に 同期した個別のメモリ書き込み用クロック及び書き込み アドレス制御信号を発生する手段と、メモリ読出し用の 上記n個のどのクロックよりも高い周波数の共通の読出 しクロックを発生する手段と、上記nチャネル個別の書 き込みアドレスから一定時間遅延しかつ共通の読出しク ロックとは同期したn個の読出しアドレス制御信号を発 10 生する手段と、上記nチャネルの各メモリ出力に同一の ワード同期符号とチャネルにより異なるIDコードを付 加する手段と、当該nチャネルのパラレル信号を各々シ リアル信号に変換しnチャネルのシリアル信号を得る手 段と、該nチャネルのシリアル信号を更に一系統のシリ アル信号に変換しこれを伝送する手段を有することを特 徴とする映像信号多重伝送装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、複数のコンポーネント 20 カラーTV信号等の、非同期多チャネル映像信号を高速 で伝送するディジタル信号伝送装置に関するものであ る。

[0002]

【従来の技術】近年、光ファイバーケーブル等の実用化 に伴い、より高速のディジタル信号伝送が可能になって きている。このため、複数台のテレビジョンカメラ出力 信号等を、まとめて一本のシリアル信号として伝送する ケースが増えてきている。ディジタル信号をシリアル信 号のかたちで伝送する際には、通常、映像信号のブラン 30 キング期間のようなデータの切れ目等に、受信側でデー タの先頭を知る目印のためのワード同期コードを付加す る必要が有る。また、レートの異なる信号をシリアル信 号に多重することは困難である。このため従来の技術で は、このような非同期の多チャネル映像信号を多重して 伝送する際には、フレームシンクロナイザのような大容 **量のメモリを用いて、各映像信号を同期化してから、こ** れにワード同期コードを付加しシリアル信号に変換する 方法がとられている。

非同期映像信号多重伝送装置の伝送部のブロック図を図 2に示し、以下この動作を簡単に説明する。A, B2つ の入力端子から加えられた入力映像信号は、各々2つの A/D変換器21,22で各チャネルmビットからなる パラレルディジタル信号に変換される。また、同期分離 回路23,24は入力映像信号から各々のチャネルの水 平、垂直同期パルス及び画素クロックを抽出する。メモ リ書き込みアドレスコントローラ25, 26は、この水 平、垂直同期パルス及び画素クロックを基準タイミング とした書き込みアドレスを出力し、前記ディジタル化さ 50 該 n チャネルのシリアル信号を更に一系統のシリアル信

れた映像信号をフレームメモリ27,28に書き込む。 【0004】一方、2つのフレームメモリ27,28か らの読出しは、基準同期信号発生回路29出力を基準タ イミングとした共通の読出しアドレスコントローラ30 出力で制御される。こうすることにより図5の(1)に アナログ信号イメージで示す非同期入力映像信号は、2 つのフレームメモリ出力では図5の(2)に示すように 同期したものとなる。このように同期化された信号は、 ワード同期コード付加回路31に送られ、映像信号のブ ランキング期間のようなデータの切れ目に、受信側でワ ードの切れ目を知る目印となるためのワード同期コード を付加した後、パラレル/シリアル変換回路32でシリ アル信号に変換されていた。なお、ここで補足としてワ ード同期コードの意味を説明すると、このコードはたと えば、1111000011111といった12ビットの コードのようなものが用いられ、このコードの直後から ワードの先頭が始まると定義して使用されるものであ る。受信装置では伝送されてきたシリアル信号から、こ

[0005]

【発明が解決しようとする課題】以上のように従来の方 法では映像信号を多重して伝送するためには、大容量の フレームメモリが必要になる。このため送信側装置の大 きさ、コスト等を小さく出来ないという問題が有った。 また、従来の方法では、送信側では多数のパラレル信号 を一度にシリアル信号に、受信側ではワード同期コード を検出した上、シリアル信号を一度に多数のパラレル信 号に変換する必要があったために、高速で動作する回路 の規模が大きく、電力、コスト、安定性等の面で問題が あった。本発明はこれらの欠点を除去し、送信側での大 容量メモリを不要とし、高速で動作する回路の規模を大 幅に削減することが可能な映像信号多重伝送装置の実現 を目的とする。

のワード同期コードを検出し元のパラレル信号を復元す

[0006]

【課題を解決するための手段】本発明は上記の目的を達 成するため、nチャネルの非同期映像信号をそれぞれ入 カしこれを少なくとも一水平走査期間記憶する n 個のメ モリと、当該 n 個の各映像信号入力の水平同期信号に同 【0003】従来の技術の例としてA、B2チャネルの 40 期した個別のメモリ書き込み用クロック及び書き込みア ドレス制御信号を発生する手段と、メモリ読出し用の上 記n個のどのクロックよりも高い周波数の共通の読出し クロックを発生する手段と、上記nチャネル個別の書き 込みアドレスから一定時間遅延しかつ共通の読出しクロ ックとは同期したn個の読出しアドレス制御信号を発生 する手段と、上記nチャネルの各メモリ出力に同一のワ ード同期符号とチャネルにより異なるIDコードを付加 する手段と、nチャネルのパラレル信号を各々シリアル 信号に変換しnチャネルのシリアル信号を得る手段と、

3

号に変換しこれを伝送する手段を有する構成としたものである。

[0007]

【作用】本発明は、入力nチャネル映像信号を1水平走 査周期単位で区切り、入力映像信号に同期してメモリに 書き込み、これをn チャネルの信号の同期化は図らずに クロックレートだけをそろえて読み出した上、nチャネ ルの各メモリ出力に同一のワード同期符号とチャネルに より異なるIDコードを付加し、nチャネルのパラレル 信号を一旦各々nチャネルのシリアル信号に変換した 後、これを更に一系統のシリアル信号に変換する構成、 即ち、チャネル毎にワード同期コードを各映像入力に同 期したタイミングで個別に付加する方法をとることで、 チャネル間の映像信号同期をとる必要性をなくし、ライ ンメモリ等の小容量のメモリでデータレートを合わせる だけで送信側の大容量のメモリを不要にし、また、送信 側でnチャネルの映像信号を一つのシリアル信号に変換 する際、及び受信側でシリアル信号をnチャネルの映像 信号に復元する際必要となる、高速で動作するディジタ ル回路の規模の縮小を可能にしたものである。

[0008]

【実施例】図1に本発明の一実施例を示し、以下この動作を詳しく説明する。なお、以下の説明では入力複合映像信号はA,B2チャネルであるケースを例にとる。A,B2チャネルの複合映像信号は入力端子1,2から入力され、各々のA/D変換回路3,4と同期信号分離回路5,6に送られる。同期信号分離回路5,6は各々の入力映像信号に同期したクロック及び水平同期信号を再生する。また、A/D変換器3,4はこのクロックに同期してアナログ入力映像信号をディジタル信号に変換30する。なお、入力信号があらかじめディジタル信号であった場合はこのA/D変換器は不要であることは言うまでもない。

【0009】次に、A/D変換器3,4出力は、映像信号を1水平走査期間以上記憶するラインFIFO(First In First Out)メモリ7,8の入力ポートに加えられる。ここでFIFOメモリ7,8を簡単に説明すると、これは図3に示すように入力及び出力ポート41,43、メモリセル42、書き込みアドレスポインタ44、読み出しアドレスポインタ45より構成され、書き込み40用、読み出し用の各々のクロックとリセット信号を加えることで、非同期の読み書きが同時に行えるメモリである。

【0010】そして、同期信号分離回路5,6出力のクロック及び水平同期信号をこのメモリ7,8の書き込みクロック及びリセット端子に加え、読み出しクロック端になる。このため、本発明では以下の方法で、出力チャ子には、どちらのチャネルの書き込みクロックよりも周波数の高い読み出しクロック発生回路9で発生させたクロックを、またリセット端子には書き込みリセット信号された2つのシリアル信号は、2つある第2のシリアルをクロック同期化回路10,11で一定時間遅延させたが、バラレル変換回路64,65に加えられる。上記した

上、読み出しクロックに同期化させた信号を加えれば、 図6の(1)に示す非同期かつデータレートの異なるA

図6の(1)に示す非同期かつデータレートの異なるA, B2チャネルのA/D変換出力は、2つのメモリ7,8 出力では同じ出力レートでかつ1水平走査周期単位で時 間軸圧縮された図6の(2)に示す出力に変換される。こ こで念のためリセット、同期信号等を発生するクロック 同期化回路の具体的構成例を示しておくと、これは、図 4に示すようにリセット入力を持つカウンタ51とこの 出力をデコードするデコーダ52で簡単に構成できる。 10 メモリ7、8出力は、次に同期、IDコード付加回路1 2、13に送られ、図6の(3)に示すように映像信号の 先頭部分に各チャネル共通の同期コード及びチャネル毎 に異なるIDコードを付加された上、各々第1のパラレ ル/シリアル変換回路14,15でシリアル信号に変換 される。この2チャネルのシリアル信号は、第2のパラ レル/シリアル変換回路16で一系統のシリアル信号に 変換され伝送される。

【0011】次に、上記方法で多重された信号を受信する回路例を図7に示し、この動作を説明すると、受信イ20 ンタフェース回路61は、伝送路を介して伝送されてきたデータを受信し、シリアルデータとクロックを再生する。このシリアルデータとクロックはシリアルIN/パラレルのUTのシフトレジスタ62と、2分周カウンタ63からなる第1のシリアル/パラレル変換回路に送られる。ここで、シリアルデータはシフトレジスタ62のシリアルIN端子62-1に、また分周前のクロックはシリアルクロック端子62-2に、分周後のクロックはパラレルロードクロック端子62-3に接続される。こうすると、シフトレジスタ62のパラレルOUT端子630 2-4からは、パラレルにA、B2チャネルのデータが元のシリアルデータの1/2にレートダウンされて出力される。

【0012】しかし、このシリアル/パラレル変換で は、シリアルデータのワードの切れ目に相当する、A、 B2チャネルの区切りがどこであるかを判定せず、単純 にシリアル信号をパラレル化しているので、2つのパラ レルOUT端子の内どちらからA, Bチャネルの信号が 出力されるかは確定しない。通常これを確定させるため には、送信部の前記第2のパラレル/シリアル変換を行 う際に、ワード同期コードを付加しておき、受信部で は、受信したシリアルデータの中からこれを検出し、上 記2分周カウンタ63をリセットする必要がある。しか し、通常ワード同期コード検出回路は多段のシフトレジ スタとデーター致判定回路により構成されるため、こう すると高速で動作しなければならない回路が増えること になる。このため、本発明では以下の方法で、出力チャ ネルが確定しないまま後段の処理を可能にしている。即 ち、シフトレジスタ62のパラレルOUT端子から出力 された2つのシリアル信号は、2つある第2のシリアル

ように、この2つのシリアル/パラレル変換回路64, 65の各々に入力される信号はどのチャネルの信号かは 確定していない。しかし、送信部で各チャネル共通のワ ード同期コードが付加されているので、どのチャネルの シリアル信号が入力しても、出力からはパラレルにシリ アルデータが得られる。

【0013】次に、パラレルに得られる出力のうちシリ アルノパラレル変換回路65の出力はチャネルID判定 回路66に送られ、送信部で付加されたチャネルIDコ ードが読解され、この信号がどのチャネルの信号である 10 かを判定される。なお、シリアル/パラレル変換回路6 5の出力だけがチャネル I D判定回路 6 6 に送られるの は、2つの内1つのチャネルが判定できれば他は自ずか ら確定するからであり、シリアル/パラレル変換回路6 5の替わりにシリアル/パラレル変換回路64の出力で 判定を行っても差し支えない。また、第2のシリアル/ パラレル変換回路64,65の出力は、2チャネルのパ ラレル入力と同じく2チャネルのパラレル出力を有する スイッチング回路68に送られる。また、チャネルID 判定回路66の出力はスイッチング制御回路67に送ら 20 る図。 れる。そして、スイッチング制御回路67はスイッチン グ回路68の出力が上から順にA、Bチャネルとなるよ うスイッチング回路68を制御する。

【0014】以上のように本発明の多重方法を用いれ ば、受信側で第1のシリアル/パラレル変換時にワード 同期検出を行わなくても、正しいチャネルのパラレルデ ータを得ることができる。このように本発明を用いる と、送信側で必要とするメモリ容量は1水平ライン分の みでたり、また高速で動作する回路も、送信側では第2 のパラレル/シリアル変換回路16だけに、また、受信305,6同期信号分離回路、7,8ラインメモリ、1 側でも第1のシリアル/パラレル変換回路を構成するシ フトレジスタ回路62と2分周カウンタ回路63だけで すみ、他の回路はこの1/2以下のレートで動作する低 速回路で構成できる。なお、このように伝送したデータ をそのままD/A変換すると、ジッタが問題となること があるため、受信側装置には通常このジッタを除去する ためのフレームシンクロナイザ69、70が必要とな る。しかし、一般にこのような映像信号伝送システムで

は、伝送レートが決まっている場合や外部システムから の制御に同期して映像信号を出力する必要があるため、 従来の方法のように、送信側にフレームシンクロナイザ がある場合にも受信側でもフレームシンクロナイザが必 要になるケースが多い。また、以上の説明では説明を簡 単にするために映像信号のチャネル数を2としたが、こ の数は3以上であっても同様の構成で本発明の効果が得

[0015]

られる。

【効果】以上のように本発明を用いると、送信側で大容 量のメモリが不要になるほか、高速で動作する回路の規 模を送受両方で大幅に削減することが可能になり、従来 方式で問題となっていたコストが高いといった問題や、 高速動作回路が多いため電力が大きく、安定性にも問題 があるといった問題を解決することができる。

【図面の簡単な説明】

【図1】本発明の一実施例を示すブロック図。

【図2】従来技術の送信部の構成を示すプロック図。

【図3】本発明に用いるFIFOメモリの構造を説明す

【図4】リセット、同期信号等を発生する回路の構成例 を説明する図。

【図5】従来技術の映像同期化回路の入出力タイミング チャート。


【図6】本発明の映像信号レート同一化、同期IDコー ド付加のタイミングチャート。

【図7】本発明の装置により伝送された信号を受信する 装置の例を説明する図である。


【符号の説明】

0, 11 クロック同期化回路、12, 13 同期、I Dコード付加回路、14~16 パラレル/シリアル変 換回路、61 受信インタフェース、62 シフトレジ スタ、63 2分周カウンタ、64,65 シリアル/ パラレル変換回路、66 チャネル I D判定回路、67 スイッチング制御回路、68 スイッチング回路、6 9、70フレームシンクロナイザ。


【図1】




【図2】




【図3】











【図6】





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked.

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.